臺積電3nm工藝進(jìn)度超前EUV工藝獲突破

在ISSCC 2021國際固態(tài)電路會議上，臺積電聯(lián)席CEO劉德音公布了該公司的最新工藝進(jìn)展情況，指出3nm工藝超過預(yù)期，進(jìn)度將會提前。不過劉德音沒有公布3nm工藝到底如何超前的，按照他們公布的信息，3nm工藝是今年下半年試產(chǎn)，2022年正式量產(chǎn)。 `=Ip>7T&  
;MN$.x+  
[[|#}D:L  
與三星在3nm節(jié)點激進(jìn)選擇GAA環(huán)繞柵極晶體管工藝不同，臺積電的第一代3nm工藝比較保守，依然使用FinFET晶體管。 -,")GA+[7  
F CYGXtc  
與5nm工藝相比，臺積電3nm工藝的晶體管密度提升70%，速度提升11%，或者功耗降低27%。 2iNLm6"  
&D3]O9a0;  
不論是5nm還是3nm工藝，甚至未來的2nm工藝，臺積電表示EUV光刻機的重要性越來越高，但是產(chǎn)能依然是EUV光刻的難題，而且能耗也很高。 [oh06_rB  
@6UtnX'd  
劉德音提到，臺積電已經(jīng)EUV光源技術(shù)獲得突破，功率可達(dá)350W，不僅能支持5nm工藝，甚至未來可以用于1nm工藝。 yV.p=8:  
h~>1-T8  
按照臺積電提出的路線圖，他們認(rèn)為半導(dǎo)體工藝也會繼續(xù)遵守摩爾定律，2年升級一代新工藝，而10年則會有一次大的技術(shù)升級。 MtJ-pa~n  
P}4&J ^  
[|:{qQyD  
ZeV@ X