|
|
本文將設(shè)計(jì)一個(gè)光柵耦合器，將光子芯片表面上的單模光纖連接到集成波導(dǎo)。內(nèi)置粒子群優(yōu)化工具用于最大化耦合效率，并使用組件S參數(shù)在 INTERCONNECT 中創(chuàng)建緊湊模型。還演示了如何使用 CML 編譯器提取這些參數(shù)以生成緊湊模型。（聯(lián)系我們獲取文章附件） F`9]=T0 "n*~Mj Ny 概述 )Pv9_XKJ d:yqj: Y3O#Q)-j$ H*9~yT' Q 本示例的目標(biāo)是設(shè)計(jì)一個(gè) TE 絕緣體上硅 （SOI） 耦合器，該耦合器帶有由單模光纖從頂部饋電的布拉格光柵。此設(shè)計(jì)中的關(guān)鍵品質(zhì)因數(shù)（FOM）是目標(biāo)波長(zhǎng)處的耦合效率。耦合效率對(duì)光柵的間距高度敏感p，蝕刻長(zhǎng)度le和蝕刻深度he以及光纖的位置x和傾斜角度θ。 p uT'y %Z*sU/^ N<DGw?Rl Afk$?wk L 這五個(gè)參數(shù)通常一起優(yōu)化，以最大限度地提高目標(biāo)中心波長(zhǎng)的耦合效率。由于具有五個(gè)參數(shù)的暴力 3-D 優(yōu)化非常耗時(shí)，因此此處使用 2-D 和 3-D 模型的組合進(jìn)行兩階段優(yōu)化，并且僅改變?nèi)齻�(gè)幾何參數(shù)。設(shè)計(jì)工作流程包括四個(gè)主要步驟。 m>SEr xU(z 0>zbCubPH 1、初始 2-D 優(yōu)化：優(yōu)化光柵的間距 p、占空比 d 和光纖位置 x。 S6[v;{xJ 2、最終的 3-D 優(yōu)化：優(yōu)化光纖的位置 x 以最小化插入損耗。 Ag@; 3、S 參數(shù)提取：運(yùn)行 S 參數(shù)掃描并將結(jié)果導(dǎo)出到數(shù)據(jù)文件。 ^i:B+
rl 4、緊湊的模型創(chuàng)建：將 S 參數(shù)數(shù)據(jù)導(dǎo)入光學(xué) S 參數(shù)元素。 h>Hb `G< ~RWkt v 如下一節(jié)所示，主要使用40D仿真并改變光柵的間距、占空比和光纖位置可以獲得高于2%的峰值耦合效率。 'MY/*k7 : xp Og8 u5 使用 CML 編譯器生成緊湊模型 i
|
